本文刊载于《中国科学院院刊》2026年第9期“政策与治理研究”

刘少山1* 朱振华2,4 甘一鸣3 汪玉2 谢源4

1 深圳人工智能与机械人研究院

2 清华大学 电子工程系

3 中国科学院盘算手艺研究所

4 香港科技大学 电子与盘算机工程系

具身智能（Embodied AI）正成为推感人工智能由感知明确走向通用自主的主要范式。。。。。。。具身智能要求端侧盘算系统在靠近传感与执行的位置、在严酷的功耗/散热/体积约束下，，，，，，同时支持“认知—妄想”的高通量盘算与“感知—控制”的毫秒级闭环。。。。。。。在此配景下，，，，，，具身智能的焦点手艺形成了3个要害手艺偏向：面向异构具身智能负载的数据流—芯粒；；；；低辰峁埂⒁源娲⑽行慕档褪莅嵩丝囊旃古趟阈酒⒒赗ISC-V的可定制指令与开下班具链。。。。。。。围绕面向具身智能的端侧盘算系统，，，，，，文章系统梳理海内外最新希望，，，，，，并在此基础上提出面向我国的重点投入偏向与政策建议，，，，，，包括构建数据流架构的统一评测与标准系统、软硬件开源生态、以数据流为焦点的近存/存内盘算，，，，，，以及具身智能基础模子的端侧高效安排路径，，，，，，最终推下手艺突破转化为工业影响与国际规则加入能力。。。。。。。

01 具身智能的盘算挑战与研究现状

具身智能（Embodied AI）是推感人工智能（AI）由感知明确走向通用自主的要害范式，，，，，，通过整合感知、认知、决议与执行能力，，，，，，使智能体能够在真实物理天下中与情形一连互动、学习并顺应转变。。。。。。。与古板依赖静态数据和云端算力的AI差别，，，，，，具身智能强调“在情形中学习”，，，，，，要求盘算系统在靠近传感与执行的位置实现实时反应与自主决议。。。。。。。这一特征使其盘算系统不但要具备大模子的认知推理能力，，，，，，还要在端侧装备上知足低功耗、低时延与高可靠性等严苛约束。。。。。。。

具身智能盘算的系统性挑战

在具身智能从算法走向系统实现的历程中，，，，，，其盘算范式泛起出与古板AI显著差别的特征，，，，，，并由此引出一系列系统层面的要害挑战。。。。。。。总体来看，，，，，，具身智能盘算在端侧安排历程中主要面临3个系统性挑战和矛盾：双时标负载冲突、算存失衡及云依赖危害。。。。。。。解决这些矛盾需要在算法、架构与能效之间形成新的协同平衡，，，，，，而这正是国际与海内研究配合探索的偏向。。。。。。。

结构性问题1：双时标负载冲突。。。。。。。从系统角度出发，，，，，，具身智能的盘算特征可归纳综合为一个“大脑—小脑”双层闭环系统。。。。。。。其中，，，，，，“大脑”指百毫秒级的多模态感知、推理与妄想模？？？？？？？，，，，，，认真使命剖析与跨模态推理；；；；；“小脑”对应毫秒级的感知-控制闭环，，，，，，用于准确运动控制与实时反响调解。。。。。。。面向端侧硬件系统，，，，，，“大脑”和“小脑”2类盘算负载需要在统一系统中并行运行：前者追求强能力与高吞吐，，，，，，后者强调确定性与低延迟，，，，，，二者在功耗与盘算资源上保存显著竞争关系，，，，，，形成具身智能盘算的焦点矛盾。。。。。。。怎样在端侧算力与带宽受限的条件下，，，，，，同时兼顾重大推理能力与高精度实时控制能力，，，，，，是构建端侧具身智能盘算平台的要害挑战。。。。。。。

结构性问题2：算存失衡。。。。。。。随着Transformer等深度神经网络成为具身智能的基础模子，，，，，，参数规模和盘算量一连增添，，，，，，而存储器带宽与访存能效提升远缺乏算力提升速率。。。。。。。研究批注，，，，，，数据搬运能耗占端侧系统总能耗的60%以上。。。。。。。在典范具身使命中，，，，，，动态随机存储器（DRAM）会见能耗可抵达算术运算的3600倍，，，，，，导致“算得起但传不动”“算力高但续航差”的恒久瓶颈。。。。。。。算存失衡不但限制了模子在端侧的一连运行能力，，，，，，也削弱了基础模子的实时推理性能。。。。。。。

结构性问题3：云依赖危害。。。。。。。目今许多具身智能系统仍依赖云端盘算资源完成推理与模子更新，，，，，，这种模式虽在算力上具备优势，，，，，，但带来高时延、高能耗与隐私泄露等危害。。。。。。。例如，，，，，，机械人执行高速操作时，，，，，，数十毫秒级的网络延迟即可导致控制失稳；；；；；一连上传感知数据则袒露小我私家隐私与清静误差。。。。。。。随着具身智能从实验室走向真真相形，，，，，，其盘算系统必需从“云中心”转向“端侧中心+端云协同”，，，，，，以确保实时性、清静性与自主性。。。。。。。

国际研究现状与云依赖问题

国际上，，，，，，具身智能研究以大模子驱动的多模态融合为焦点趋势。。。。。。。典范如RT-2模子，，，，，，通过将机械人行动序列离散化为文本标记并在视觉语言模子上团结微调，，，，，，实现了从网页知识到控制战略的迁徙，，，，，，显著提升跨使命泛化能力；；；；；PaLM-E模子则将视觉、语言与行动深度融合，，，，，，展示了跨模态集成在重大使命推理中的潜力。。。。。。。这些事情标记着具身智能进入“大模子—多模态—行为一体化”的新阶段。。。。。。。

然而，，，，，，这种“云侧驱动”的模式带来了3个突出问题。。。。。。。

1.实时性缺乏。。。。。。。云侧推理延迟常在百毫秒级，，，，，，远超自动驾驶与工业机械人所需的毫秒级闭环。。。。。。。

2.能耗与本钱过高。。。。。。。模子推理需频仍上传与缓存大宗多模态数据，，，，，，能效远低于端侧执行。。。。。。。

3.清静与隐私危害突出。。。。。。。情形感知数据在传输历程中易遭泄露或攻击。。。。。。。

这些问题展现了基于云的大模子系统在具身智能中的不可一连性。。。。。。。

2024年电气电子工程师学会（IEEE）国际装备与系统蹊径图（IRDS）在《自主盘算白皮书》（Autonomous Machine Computing White Paper）中明确指出，，，，，，未来具身智能的生长必需依赖端侧高能效盘算系统，，，，，，以支持“认知—妄想”的高通量盘算与“感知—控制”的毫秒级闭环。。。。。。。《自主盘算白皮书》提出应将约20%的算力用于实时控制、80%用于重大推理，，，，，，并通过系统化设计解决云依赖问题。。。。。。。这标记着国际研究已从“追求模子规模”转向“追求系统效率”。。。。。。。因此，，，，，，轻量化模子、数据流架构与异构芯片成为全球未来具身智能盘算的三大共识偏向。。。。。。。

海内探索与分层架构想路

在国家层面，，，，，，中国已将具身智能上升为AI生长的战略前沿。。。。。。。《中华人民共和国国民经济和社会生长第十五个五年妄想纲要》明确指出，，，，，，要面向通用人工智能（AGI）生长路径，，，，，，勉励具身智能等新一代AI要害手艺立异。。。。。。。中国信息通讯研究院宣布的“2024年人工智能工业十大概害词”中，，，，，，将“具身智能”列为AI十大概害词之一，，，，，，明确提出要强化端侧自主盘算与软硬件协同立异。。。。。。。这为海内研究确立了差别化偏向：一方面临标国际前沿的大模子趋势，，，，，，另一方面在盘算架构上强化自主可控与能效优化。。。。。。。

海内研究逐渐形成了以“大脑-小脑分层协同”为焦点的具身智能系统思绪。。。。。。。“大脑”着重高层认知与恒久妄想，，，，，，“小脑”着重低延迟控制与执行，，，，，，两者通过算法与系统结构协同设计，，，，，，实现推理能力与实时性能的平衡。。。。。。。该分层框架不但借鉴了生物神经系统的双回路结构，，，，，，也在现实工程中展现性能优势：通过数据流化执行与异构资源调理，，，，，，可同时降低能耗与时延，，，，，，实现“高通量推理—确定性控制”的统一。。。。。。。

在硬件路径上，，，，，，数据流架构与存算一体（PIM）成为突破冯·诺依曼瓶颈的主要偏向。。。。。。。其以“数据可用即触发、数据原位盘算”为执行准则，，，，，，阻止顺序式调理中的空转与冗余搬运，，，，，，能在相同功耗下显著降低时延与能耗。。。。。。。同时，，，，，，RISC-V开放指令集生态在海内快速成熟，，，，，，能够凭证使命需求无邪扩展事务驱动、中止优化与张量盘算等指令，，，，，，为具身智能端侧的“认知—控制”双层负载提供硬件支持。。。。。。。这条“数据流+存算一体+RISC-V”的路径兼具能效、开放性与可验证性，，，，，，有望成为我国具身智能盘算系统的奇异优势。。。。。。。

共性瓶颈与应用牵引

只管国际与海内路径有所差别，，，，，，但具身智能盘算系统面临的焦点瓶颈趋同，，，，，，主要集中在3个方面：双时标负载冲突、算存失衡与云依赖危害。。。。。。。双时标负载冲突体现为认知与控制使命在统一平台上竞争算力与功耗资源，，，，，，难以同时知足高通量推理与毫秒级控制；；；；；算存失衡体现为模子盘算密度增久远快于存储带宽扩展，，，，，，数据搬运能耗已成为端侧能效的主导肩负；；；；；云依赖危害则源于太过依赖云端推理所带来的时延与隐私泄露问题，，，，，，限制了具身智能的实时性与清静性。。。。。。。

要破解上述瓶颈，，，，，，仅靠算法或硬件的伶仃优化已难奏效，，，，，，必需构建“模子—架构—生态—标准”的协同立异系统：通过轻量化模子与分层架构降低端侧时延与能耗，，，，，，以数据流和存算一体手艺重构算存关系，，，，，，依托RISC-V开放生态实现自主可控的工具链与标准系统，，，，，，并建设可复现、可验证的工程基线。。。。。。。

与此同时，，，，，，手艺演进并非单向突破，，，，，，而是由应用需求一连牵引。。。。。。。人形机械人、工业协作、医疗康养与家庭效劳等典范具身智能场景对盘算系统提出了差别化要求：人形机械人强调多模态感知与高自由度控制的实时耦合；；；；；工业协作重视清静与确定性；；；；；医疗康养聚焦隐私保；；；；び氲凸耐獾赝评恚；；；；家庭效劳强调情形自顺应与在线学习。。。。。。。

这些场景的配合特征是，，，，，，智能体必需在外地、实时地感知、明确并响应天下，，，，，，而非依赖高延迟的云端盘算。。。。。。。由此，，，，，，盘算系统成为具身智能从“看法验证”走向“规模落地”的焦点使能器。。。。。。。高能效、低时延、可定制的端侧盘算平台，，，，，，不但支持模子的实时推理与控制闭环，，，，，，更是毗连算法立异与场景落地的要害接口。。。。。。。

因此，，，，，，具身智能的手艺路径应当遵照“应用牵引—盘算赋能—场景反哺”的正向逻辑：应用界说盘算约束，，，，，，盘算赋能场景实现，，，，，，场景重大性又反过来推动盘算系统的一连优化。。。。。。。盘算系统不再只是支持层，，，，，，而是具身智能工业化的战略中枢。。。。。。。

02 要害手艺偏向

数据流架构：“数据可用即触发”承载双时标负载

面向具身智能的端侧盘算系统，，，，，，其最大挑战之一是“大脑—小脑”双时标负载冲突：认知层需要在百毫秒量级完成多模态推理与使命妄想，，，，，，而控制层必需在1千赫兹闭环下实现毫秒级行动控制并将颤抖压至亚毫秒。。。。。。。针对这一问题，，，，，，数据流架构以“数据可用即触发”为执行准则，，，，，，通过事务驱动的异程序度机制实现跨时标使命的并行与确定性响应。。。。。。。

在这一架构中，，，，，，感知—认知—控制链路被映射为一张多源传感、强因果、强并行的数据流图，，，，，，盘算单位仅在数据抵达时被触发，，，，，，从而阻止古板顺序式冯·诺依曼调理中的空转与冗余搬运。。。。。。。将带宽与局部存储置于系统设计焦点，，，，，，能够显著降低使命间期待与远距会见带来的能耗与延迟。。。。。。。起源实验批注，，，，，，在典范具身使命中，，，，，，数据流架构可使端到端时延降低30%—50%，，，，，，整体能效提升2—3倍，，，，，，为实现毫秒级闭环与高能效自主控制提供了系统级基础。。。。。。。

已有系统结构研究批注，，，，，，在端侧具身使命中，，，，，，基于数据流调理的芯粒；；；；芄相较古板中央处置惩罚器（CPU）/图形处置惩罚器（GPU）冯·诺依曼系统，，，，，，端到端时延可降低30%—50%，，，，，，能效提升2—3倍。。。。。。。这充分证实数据流架构在协调“大脑—小脑”双时标负载和提升端侧实时性方面的结构性优势。。。。。。。Eyeriss通过row-stationary数据流显著降低片外会见，，，，，，张量处置惩罚单位（TPU）以脉动阵列/数据流执行镌汰DRAM会见并提升效率，，，，，，印证“瓶颈在存不在算”；；；；；TPU接纳数据流/脉动阵列，，，，，，由算子图驱动在片上静态随机存取存储器（SRAM）复用数据，，，，，，显著降DRAM会见、提升性能与能效；；；；；在自动驾驶等类机械人盘算中，，，，，，感知—定位—妄想—控制的流水/数据流组织已在功耗受限平台实现规模；；；；逃糜氤だ锍涛裙淘诵，，，，，，为具身智能的端侧数据流范式提供了工程证据。。。。。。。据此可见，，，，，，具身智能的视觉/语言张量盘算可直接映射至数据流阵列，，，，，，而“小脑”侧可团结事务触发与确定性调理，，，，，，从系统上同时包管百毫秒级推理与毫秒级控制的最坏时延约束。。。。。。。

为落实数据流架构在具身智能端侧的系统化落地，，，，，，并针对双时标负载冲突、算存失衡与缺乏统一评测基线等问题，，，，，，未来的研发投入应聚焦于“编译—运行时—互连/封装—数据基线”的一体化建设。。。。。。。

1.针对双时标资源冲突，，，，，，建设数据流编译器与图级调理器，，，，，，在安排期自动完成使命分块、张量融合、带宽配额与数据驻留战略固化，，，，，，使“控制优先”成为可设置的硬约束，，，，，，从编译层确保大脑—小脑使命协同。。。。。。。

2.针对算存失衡与互连拥塞，，，，，，以UCIe 1.1/2.0为锚买通“大脑—小脑”芯粒间的低时延高速通道，，，，，，使妄想效果与控制反响近似片上通讯，，，，，，在封装层削减搬运路径与颤抖，，，，，，提升能效与实时性。。。。。。。

3.针对缺乏统一基准与工程证据链，，，，，，沉淀跨场景事情负载与访存迹线库，，，，，，形成可复现的QoS/能效基线与评测剧本，，，，，，为数据流映射与运行时战略提供可验证、可迁徙的依据。。。。。。。

通过以上3方面协同推进，，，，，，可将数据流架构从看法验证拓展至具身智能的工程级盘算底座，，，，，，实现算法、系统与封装层面的全栈闭环，，，，，，为后续存算一体与RISC-V生态涤讪高确定性、高能效的执行基础。。。。。。。

存算一体手艺：重构能效上限与带宽天花板

具身智能端侧装备的能耗瓶颈主要源于“算存失衡”，，，，，，即算力增添速率远超存储带宽提升速率。。。。。。。在典范端侧芯片上，，，，，，运行70亿及以上参数规模的具身大模子，，，，，，综合处置惩罚能效普遍低于10词元（tokens）/焦，，，，，，这意味着在通例电池容量下，，，，，，具身系统的一连事情时间仅为2—3小时，，，，，，难以知足恒久交互场景需求。。。。。。。造成这一瓶颈的基础缘故原由在于，，，，，，存储器读写能耗远高于盘算自己——在7纳米工艺节点下，，，，，，4字节定点加法操作的能耗约0.07皮焦，，，，，，而一次DRAM访存的能耗高于250皮焦，，，，，，是前者的近3600倍。。。。。。。

为解决算存失衡问题，，，，，，存算一体提出“以存储为中心”的盘算思绪，，，，，，通过在存储单位周围或内部直接执行矩阵运算，，，，，，显著镌汰长距离数据搬运，，，，，，实现“就地盘算”。。。。。。。与冯·诺依曼架构“算为中心、存为隶属”的设计差别，，，，，，PIM将数据路径缩短至存储阵列内部，，，，，，从系统结构层面重构能效上限与带宽天花板。。。。。。。现在，，，，，，存算一体架构主要有3种典范的实现方法：模拟域存内矩阵盘算、数字域存内逻辑盘算、近存储盘算，，，，，，其差别与盘算路径如图1所示。。。。。。。这3类计划在“盘算靠近数据”的深度上保存差别，，，，，，其中近存储盘算更注重兼容性，，，，，，存内盘算在能效与带宽使用率方面潜力最大（图1）。。。。。。。实验与工业原型批注，，，，，，在以矩阵乘法为主导的AI盘算使命中，，，，，，PIM架构相关于古板SoC/GPU基线可将整体能效提升5倍以上，，，，，，在云端大模子推理场景下系统总拥有本钱（TCO）可下降6.9倍，，，，，，要害AI推理使命的功耗降低约80%，，，，，，端到端处置惩罚速率提升3.5倍。。。。。。。因此，，，，，，存算一体架构被以为是突破端侧能效与实时性瓶颈的要害途径。。。。。。。

图1 存算一体典范实现方法

只管存算一体架构在能效方面展现出显著潜力，，，，，，但其在具身智能端侧的工程化应用仍面临多层挑战。。。。。。。

1.器件与工艺层面。。。。。。。现在忆阻器等模拟型存储器件仍保存精度与一致性缺乏的问题，，，，，，难以在重大多模态使命中兼顾高盘算精度与低硬件开销。。。。。。。应重点生长高可靠性存储质料及大规模存储阵列。。。。。。。别的，，，，，，还需起劲探索三维集成工艺，，，，，，通过混淆键合和堆叠封装提高盘算密度与能效。。。。。。。

2.生态层面。。。。。。。与统一盘算装备架构（CUDA）等成熟系统相比，，，，，，存算一体软件栈仍不完善，，，，，，开发工具链和仿真平台碎片化，，，，，，导致编译优化与算子映射本钱高。。。。。。。建议由政府牵头组织产学研共建统一的开放软件栈，，，，，，制订软硬件协同标准，，，，，，建设存算一体的编译框架与开放生态，，，，，，降低开发门槛、加速迭代。。。。。。。

3.系统层面。。。。。。。具身智能不但依赖感知与推理，，，，，，还包括实时控制与动力学盘算，，，，，，简单存算一体架构难以笼罩所有使命。。。。。。。应生长以存算一体为焦点、团结CPU与NPU的异构盘算系统，，，，，，通过系统级协同实现“感知—决议—控制”闭环的高效能处置惩罚，，，，，，构建面向具身智能的全栈异构解决计划。。。。。。。

综上，，，，，，存算一体手艺通过重构算存关系，，，，，，在能效与带宽上突破古板架构极限，，，，，，是实现端侧具身智能长续航与实时闭环的要害途径。。。。。。。未来，，，，，，应以自主可控的软硬件生态为焦点，，，，，，加速从器件立异到系统协同的全栈结构，，，，，，确保我国在智能盘算系统演进中占有先机。。。。。。。

基于RISC-V的具身智能盘算标准生态

芯片生态的建设逻辑往往被忽视。。。。。。。现实上，，，，，，芯片厂商最直接的用户是软件开发者。。。。。。。软件开发者能否在芯片平台上高效开发与维护软件，，，，，，决议了生态的成败。。。。。。。因此，，，，，，软件开发者是否愿意在芯片上高效开发与维护软件，，，，，，成为芯片生态成败的决议性因素。。。。。。。RISC-V作为开源指令集（ISA），，，，，，实质上是软件与硬件之间的相同桥梁；；；；；其生态稳固性与成熟度决议了能否复制x86、先进精简指令集架构（ARM）等历史乐成路径。。。。。。。；；；；谎灾，，，，，，若开发者缺乏使用RISC-V的工具链与库栈意愿或能力，，，，，，RISC-V难以形成正反响生态。。。。。。。关于具身智能盘算系统而言，，，，，，生态建设的要害在于突破用户迁徙与生态成熟的双向滞后，，，，，，构建稳固、可演化的端侧开发情形。。。。。。。

推广一套新的指令团系统（ISA）极具挑战，，，，，，由于这意味着要闪开发者常用的系统库和中心件在新平台上“即装即用”。。。。。。。目今无论RISC-V效劳器端照旧端侧芯片，，，，，，生态建设都保存用户迁徙与生态成熟的双向滞后：在生态不完善前用户不肯迁徙，，，，，，而用户不迁徙又难以推动生态成熟。。。。。。。尤其在具身智能这类跨场景应用中，，，，，，软件谱系重大、性能敏感、验证本钱高，，，，，，导致生态分解与云依赖危害并存。。。。。。。RISC-V的开放ISA及其统一工具链为解决这些问题提供了路径。。。。。。。一方面，，，，，，通过开放架构实现跨厂商一致的编译与调理接口，，，，，，可显著降低软件库在差别片上系统（SoC）上的迁徙难度；；；；；另一方面，，，，，，可定制的SoC设计使得部分原需云端推理的使命（如语音识别、姿态预计等）可在端侧高效完成，，，，，，从而镌汰云依赖、提升隐私清静。。。。。。。

可行的破局路径是“纵向买通、场景先行”。。。。。。。优先选择一个明确可落地且对端侧特征高度敏感的场景，，，，，，形成“应用—中心件—库—工具链—ISA扩展”的端到端闭环。。。。。。。在此配景下，，，，，，具身智能的端侧安排是理想突破口。。。。。。。一方面，，，，，，具身智能的界线仍未收敛，，，，，，场景界说和实现路径仍未统一，，，，，，尚未被某一既有ISA生态“垄断”；；；；；另一方面，，，，，，只管看法尚在演化，，，，，，其要害中心件与常用软件库却相对清晰，，，，，，具备可界说、可移植、可评测的客观基础。。。。。。。

现实验证显示，，，，，，关于机械人常用的盘算库，，，，，，RISC-V处置惩罚器已经具有不弱于ARM主流端侧CPU的性能体现。。。。。。。别的，，，，，，RISC-V处置惩罚的性能也在高端芯片架构方面获得进一步印证：阿里巴巴达摩院于2026年宣布的C950处置惩罚器，，，，，，最高主频3.2 GHz，，，，，，SPECint2006突破70分，，，，，，并集成Matrix与Vector双引擎，，，，，，可流通运行DeepSeek v3-671B，，，，，，是首次原生支持千亿参数大模子的CPU；；；；；别的，，，，，，“香山”开源CPU于2025年已乐成外地安排DeepSeek-R1-Distill-Qwen-1.5B模子，，，，，，同样验证了开源RISC-V核承载主流大模子的可行性。。。。。。。上述案例批注，，，，，，在具身智能端侧场景下，，，，，，RISC-V已具备可比肩主流ISA的实时性与能效体现，，，，，，为后续生态扩展提供了验证基础。。。。。。。RISC-V平台要实现上述闭环，，，，，，需要针对具身智能的软件分层系统，，，，，，系统支持焦点库、中心件与接口层组件（图2）。。。。。。。

图2 具身智能软件栈要害组件与RISC-V支持层级

团结具身智能软件分层栈，，，，，，RISC-V需要优先成系统地支持如下要害组件：机械人常用焦点库（Eigen、GTSAM、Ceres、QSQP/OSQP、OpenCV、PCL），，，，，，系统软件与中心层（ROS/ROS2、RTOS），，，，，，以及硬件驱动与接口层（SPI/I2C/MPI驱动等，，，，，，以及UART、以太网、编码器、TSN）。。。。。。。上述3层意会决议了端侧闭环的带宽、时延、颤抖与鲁棒性，，，，，，是验证RISC-V端侧可用性的最小闭环。。。。。。。

从更久远视角看，，，，，，RISC-V的开放性与可定制性与具身智能端侧的多样化需求高度契合。。。。。。。其可裁剪的指令集机制支持从低功耗微控制器单位（MCU）到高性能异构SoC的统一生态，，，，，，既能坚持软件栈一致性，，，，，，又为差别化硬件设计提供无邪空间。。。。。。。RISC-V社区的开源协作模式可实现中心件与焦点库的快速移植与优化，，，，，，镌汰关闭ISA带来的生态滞后。。。。。。。更主要的是，，，，，，RISC-V在清静扩展上具备可信执行情形（TEE）与可验证清静指令，，，，，，为具身智能机械人在开放情形下实现外地可信盘算提供手艺基础。。。。。。。

盘算时代为中国构建自主生态提供了历史机缘。。。。。。。若能率先在具身智能端侧构建从“库—中心件—工具链—ISA扩展”到应用基准的完整闭环，，，，，，不但将提升我国在智能芯片工业链的竞争力，，，，，，也将使“中国架构”在国际标准化历程中掌握自动权，，，，，，推动形成“RISC-V+具身智能”的新范式。。。。。。。

03 工业政策建议

要把前文提出的“端侧化、可验证、可规模”完工现实，，，，，，政策与工业推动必需牢牢围绕3条主线同时发力：以数据流架构重塑执行范式、以存算一体手艺抬升能效与带宽上限、以RISC-V标准生态把要领学沉淀为可复制的工程能力。。。。。。。

以统一架构标准加速具身智能规模；；；；

1 确立偏向

数据流架构已在TPU、Eyeriss与自动驾驶等“类机械人盘算”中获得工程验证，，，，，，能够在相同功耗与带宽约束下同时降低端到端时延与数据搬运能耗，，，，，，并显著改善双时标（百毫秒级推理／毫秒级控制）的稳固性。。。。。。。；；；；谡馓跚逦闹ぞ萘，，，，，，应将数据流确立为具身智能端侧盘算的默认架构蹊径，，，，，，优先围绕“数据可用即触发”的执行范式推进应用落地。。。。。。。

2 明确抓手

为实现快速扩散，，，，，，建议以开源+标准化为主路径：将数据流编译与运行时纳入RISC-V生态（对齐Vector/Matrix与事务驱动控制），，，，，，同步宣布中英双语的参考实现、接口规范与合规测试；；；；；在芯粒；；；；チ隙云險CIe等通用规范，，，，，，宣布“大脑—小脑”参考设计与可复现实验剧本，，，，，，使科研团队和企业“拿来即用、即插即测”。。。。。。。在此基础上，，，，，，将规范与基线顺次提交RISC-V International、MLPerf/Bench、UCIe、IEEE/ISO等组织，，，，，，推动事实标准—行业标准—国际标准的自然演进。。。。。。。

3 用好激励

借鉴已被验证有用的轻量化激励工具，，，，，，加速工业跟进。。。。。。。

1.果真测评与榜单，，，，，，以效果驱动优化；；；；；

2.互操作认证-白名单采购，，，，，，把“通过合规测试”与“可进入树模项目/生态市场”直接挂钩；；；；；

3.测试床与灯塔应用，，，，，，面向工业协作、效劳机械人、移动平台建设恒久运行的开放测试场，，，，，，形成可复现的QoS/能效基线；；；；；

4.开源维护与工具链资助，，，，，，对要害编译器/运行时与参考实现给予一连性支持。。。。。。。

通过这些被重复证实有用的机制，，，，，，数据流架构可在更大规模内赋能具身智能应用，，，，，，并以开放、可验证、可互通的手艺系统，，，，，，把中国提出的架构规范稳步推向国际标准。。。。。。。

存算一体共性手艺：以具身智能为契机实现手艺逾越

存算一体（近存/存内盘算）是跨行业的通用底层手艺，，，，，，其“少搬、就地算”能够直接突破带宽与能效瓶颈、稳固最坏时延。。。。。。。我国在器件—电路—系统协同研究与三维封装能力上并不落伍，，，，，，但在可量产宏单位、高带宽存储器（HBM）等先进DRAM存储器、工程化工具与第三方认证系统方面仍较弱。。。。。。。以具身智能对“百毫秒级推理-毫秒级控制”的刚性需求为牵引，，，，，，完全可以把已有学术优势迅速转化为可采购、可复制的工业能力，，，，，，并以此发动存算一体向检索、数据库/流式剖析、无线基站、端侧多模态与部分科学盘算等更广领域外溢。。。。。。。

政策着力点应聚焦“从原型到量产”的短链路闭环，，，，，，围绕3个方面睁开。。。。。。。

1.强化基础器件和集成立异能力。。。。。。。团结工业链上下游，，，，，，重点推出可量产的DRAM近存盘算与SRAM/Flash/RRAM 存内盘算宏单位库，，，，，，配套精度—能效—误差模子与标准化校准流程，，，，，，明确从多项目晶圆（MPW）到小批量的工艺与良率门槛，，，，，，鼎力大举生长混淆键合等三维集成手艺，，，，，，通过多维堆叠提升盘算密度与能效，，，，，，突破古板二维缩放限制。。。。。。。同时给出参考板卡与底层驱动栈，，，，，，降低系统集成门槛。。。。。。。

2.构建自主可控、开源开放存算一体软件生态。。。。。。。由政府牵头组织产学研共建开放、统一的存算一体软件工具链与编译框架，，，，，，制订软硬件协同开发标准。。。。。。。重点建设面向存算一体的高性能高准确仿真器、跨平台编译安排工具及自动化校准库，，，，，，降低开发重漂后。。。。。。。围绕“可互通、可验证”，，，，，，建设统一接口与怀抱规范，，，，，，设立第三方“存算一体-Ready”认证与果真测评平台，，，，，，强制披露器件与阵列一致性及读写性能、应用侧P99尾时延、Perf/W、带宽使用与精度坚持等要害指标，，，，，，提升系统透明度与可信度。。。。。。。

3.生长存算一体+CPU+NPU异构系统架构。。。。。。。以具身智能为先导应用，，，，，，着力推动以存算一体为焦点、融合CPU/NPU的异构盘算架构生长。。。。。。。制订响应系统级集成与评测规范，，，，，，支持“感知—决议—控制”闭环的端到端优化。。。。。。。在恒久运行的开放测试场完成场景化验证，，，，，，并将“存算一体兼容/认证”写入行业手艺要求与招采条款，，，，，，形成以应用拉动量产的正循环。。。。。。。

在标准化与国际化上，，，，，，应将成熟接口与评测基线成套提交至固态手艺协会（JEDEC）、通用芯粒；；；；チ忠眨║CIe）、RISC-VInternational与IEEE/ISO，，，，，，让海内规范先成为跨厂商的事实标准，，，，，，再上升为国际标准。。。。。。。同步建设远程测评平台与开源维护机制，，，，，，包管宏单位、模子库与校准工具的一连演进；；；；；在知识产权上以兼容允许降低接纳门槛、以标准须要专利池包管可一连投入。。。。。。。按此路径推进，，，，，，短期可显著缓解“存储墙”问题、成倍提升系统能效并稳固双时标闭环；；；；；中期可形成“宏单位—封装—板卡—认证”的完整工业链与国际对接通道；；；；；恒久则以具身智能为契机实现存算一体的工业化赶超，，，，，，并将中国提出的架构与评测规范转化为全球通行做法。。。。。。。

RISC-V统一标准：主导具身智能盘算时代

要把我国的盘算手艺在具身智能时代做成“ARM/x86级”的生态阵营，，，，，，要害在于以RISC-V为底座，，，，，，优先把“具身端侧”确立为明确的主战场，，，，，，并用“标准化+工具链+认证+树模”4步法快速做大生态。。。。。。。

宣布面向具身智能的RISC-V能力基线。。。。。。。用通俗、可操作的方法把必需具备的指令能力、实时性与时延约束、功耗与带宽要求，，，，，，以及与常见互连/存储计划的兼容界线写清晰、写稳固，，，，，，形成厂商和开发者可以直接对齐的“配合语言”。。。。。。。

围绕这套能力基线，，，，，，政策投入要集中到工具链与开发体验上。。。。。。。一连资助编译器、运行时、调试与性能剖析工具的开源迭代，，，，，，提供可直接用于量产的软件开发工具包（SDK）、参考板卡与完整示例工程，，，，，，建设远程可用的一连集成与测评平台，，，，，，推出有恒久维护允许的稳固版本与中英双语文档。。。。。。。只要“编译得过、跑得稳、复现容易”，，，，，，全球开发者就会优先选择这条路径，，，，，，生态自然会长大。。。。。。。

同步建设果真评测与合规认证机制，，，，，，从而将可用性转化为市场可信度。。。。。。。宣布具身端侧基准套件与榜单，，，，，，要求统一披露时延、能效、带宽与稳固性等要害指标；；；；；设立“Embodied AI-RISC-V Ready”认证，，，，，，把“通过认证”与树模项目准入、采购优先和算力/数据资源挂钩，，，，，，形成“好产品更容易被接纳”的正循环。。。。。。。树模层面，，，，，，围绕工业协作、效劳机械人、移动平台等转动推出“灯塔应用”，，，，，，用可复现数听说明这条手艺蹊径在本钱、性能与可靠性上的综合优势。。。。。。。

在国际化与标准输出上，，，，，，以白皮书、开源客栈与认证标识等方法对外宣布，，，，，，勉励外洋团队一律加入与配合维护。。。。。。。这样做的目的是让“在中国率先跑通的做法”成为“全球默认的做法”，，，，，，把生态吸引力转化为国际规则影响力。。。。。。。

按上述路径推进，，，，，，企业间的移植本钱和落地周期将显著下降，，，，，，海内外应用会因更好的开发体验与可验证的性能而集中到RISC-V具身生态之上。。。。。。。由此，，，，，，我国有望在具身智能时代形成一个开放、可复制、可采购、可一连演进的盘算平台，，，，，，从“手艺加入者”转为“生态塑造者”。。。。。。。

能效支持与系统界线：从质推测封装的全链路提升

端侧具身智能盘算系统的能效上限不但由架构与算法决议，，，，，，更深层地受制于电池、质料、散热与封装等支持性手艺。。。。。。。在现实运行情形中，，，，，，若是缺乏这些底层环节的系统性协同，，，，，，再先进的芯片与算法也难以一连兑现性能优势。。。。。。。

在电池与供电方面，，，，，，应加速高比能、快充、长寿命电芯手艺的工程化落地。。。。。。。固态电池的能量密度和清静性正一直提升，，，，，，为具身智能装备的长续航供能提供了可行路径。。。。。。。针对具身系统的高脉冲功率特征，，，，，，应生长专用电源治理芯片与能量接纳模？？？？？？？，，，，，，实现功率波动下的稳固供电；；；；；同时推动钠离子及固态电池在低温、长寿命等特定场景的验证应用。。。。。。。

在质料系统上，，，，，，建议重点突破高导热、低介电的新型封装基板与互连质料，，，，，，如氮化铝、石墨烯复合导热膜、低介电有机层间介质等。。。。。。。这些质料可有用降低片间热阻与信号串扰，，，，，，为高密度芯粒（Chiplet）互连与3D堆叠提供基础支持，，，，，，并进一步提升系统级能效。。。。。。。

在散热设计方面，，，，，，应推动集成式相变散热与微流道液冷手艺的生长，，，，，，针对具身智能端侧装备热流密度高、空间受限的特点，，，，，，构建“芯片—模？？？？？？？椤濉币惶寤⑷认低。。。。。。。同时，，，，，，建议建设热—电—算协同仿真与标准化评测系统，，，，，，明确差别封装形态下的温度上限与功率密度界线，，，，，，为系统设计提供统一标准。。。。。。。

在封装层面，，，，，，应将先进2.5D/3D封装与Chiplet化设计作为重点偏向，，，，，，通过异构堆叠与高速互连实现算存协同，，，，，，显著缩短互连路径、降低延迟与功耗。。。。。。。团结国产封装质料与装备系统建设，，，，，，应形成从“设计—封装—验证”到“应用验证”的全链路能力，，，，，，支持具身智能端侧盘算平台的工程化落地。。。。。。。

总体而言，，，，，，电化学供能、质料系统、热治理与封装互连组成了具身智能端侧盘算能效界线的决议性支持。。。。。。。只有在这4个环节形成跨学科、可验证的协同优化机制，，，，，，数据流架构与存算一体手艺的优势才华在真实场景中获得恒久释放。。。。。。。建议国家层面设立“具身智能能效工程”专项，，，，，，聚焦电池、质料、散热与封装的协同立异与工程验证，，，，，，建设跨领域测评平台与应用导向工业同盟，，，，，，以系统性手段明确并提升我国具身智能盘算系统的能效界线。。。。。。。

04 结语

具身智能正处在由“看法验证”迈向“规模；；；；τ谩钡墓盏。。。。。。。我国在供应链与应用场景上拥有系统性优势：完整的机械人零部件与制造系统、笼罩工业协作—物流—效劳—医疗—家庭等多元场景的应用土壤，，，，，，以及快速迭代的工程团队与生态组织能力。。。。。。。在端侧具身智能盘算手艺侧，，，，，，围绕数据流与芯粒；；；；低辰峁埂⒔/存内盘算的存算一体手艺、以RISC-V为底座的开下班具链与指令扩展，，，，，，我国也已形成从原型到试制的加速态势。。。。。。。上述“场景牵引+供应链完整+盘算加速”的组合，，，，，，使我们具备把工程优势转化为盘算范式与工业规则的现实可能。。。。。。。

面向下一阶段，，，，，，要害在于把优势“固化”为标准与生态。。。。。。。以数据流架构的统一范式解决双时标负载与能效/带宽瓶颈；；；；；以存算一体的工程化跃迁重塑端侧能效与最坏时延界线；；；；；以RISC-V盘算生态的开放共建实现跨厂商可移植与可采购。。。。。。。三者协同推进，，，，，，通过“原型—流片—树模—标准”的闭环，，，，，，将疏散的点状突破收敛为可复现、可验证、可对外输出的系统能力。。。。。。。

顺势而为、乘势而上，，，，，，具身智能的盘算时代完全有望成为中国的时代。。。。。。。只要把架构标准做实、把存算一体做强、把生态协力做大，，，，，，我国可在全球规模内形成类似移动盘算时代ARM、小我私家盘算时代x86那样的“默认生态”。。。。。。。这不但将为我国新质生产力提供长周期的算力与软件栈底座，，，，，，也将为未来数十年的数字经济与智能制造提供一连的增添引擎。。。。。。。

作者简介

刘少山 优德官网具身智能中心主任，，，，，，电气与电子工程师协会（IEEE）国际装备和系统生长蓝图委员会机械人盘算小组主席，，，，，，一连三年入选全球前2%科学家榜单。。。。。。。主要研究偏向为机械人盘算、科技政策、公共政策等。。。。。。。

文章泉源

刘少山, 朱振华, 甘一鸣, 等. 面向具身智能的端侧盘算系统：研究现状、要害手艺与战略建议. 中国科学院院刊, 2026, 41(9): 1936-1947.